Theo Bernstein, chip Kirin 9050 Pro của Huawei đã vượt qua A17 Pro của Apple trong bài kiểm tra đa nhân Geekbench 6 nhờ công nghệ LogicFolding, rút ngắn khoảng cách công nghệ chip xuống còn 3 năm dù không sử dụng máy in thạch bản EUV.
Các tập đoàn công nghệ hàng đầu đang xem xét quy trình 1.4nm (14A) của Intel, công nghệ hứa hẹn đột phá về mật độ lỗi và hiệu suất nhờ kiến trúc RibbonFET 2 và cấp nguồn mặt sau.
Trung Quốc đang rút ngắn khoảng cách công nghệ bán dẫn với Hàn Quốc, trong đó CXMT đạt hiệu suất 25% ở dòng HBM thử nghiệm, còn YMTC dự kiến tích hợp công nghệ liên kết lai Cu-Cu XStacking vào các cấu trúc DRAM mới.
Lãnh đạo Applied Materials tại Nhật Bản cho biết hãng đang tích hợp AI vào quy trình phát triển vật liệu mới, giúp rút ngắn đáng kể thời gian thử nghiệm và đưa các giải pháp bán dẫn tiên tiến ra thị trường.
SmartSens vừa trình làng SC365AT, cảm biến hình ảnh 3MP dành cho ô tô với kiến trúc Stacked BSI, đánh dấu bước tiến mới khi tích hợp trực tiếp công nghệ SerDes và ISP trên cùng một chip.
Huawei chính thức thương mại hóa kiến trúc LogicFolding dựa trên Định luật Tao, giúp tăng mật độ bóng bán dẫn thêm 55% và tối ưu hóa điện năng tiêu thụ trên dòng chip Kirin 9050 Pro mới.
Nghiên cứu mới từ Huawei cho thấy chip Kirin 2026 đạt mật độ bóng bán dẫn tăng 55% nhờ công nghệ LogicFolding, giúp tối ưu hiệu năng mà vẫn giảm đáng kể điện năng tiêu thụ so với các thế hệ trước.
Sau 6 năm kể từ dòng Mate 40, Huawei chính thức ra mắt chip Kirin 9050 Pro, đánh dấu bước đột phá với công nghệ "gập logic" (logic folding) giúp tối ưu hóa hiệu năng và kiến trúc vi xử lý.
Thêm 1 nguồn khác đưa tinX: X.PIN (@thexpin)Kỹ sư Huawei He Tingbo vừa công bố nghiên cứu về định luật tỷ lệ τ (Tau), cho thấy bước đột phá trên chip Kirin 2026 với hiệu suất năng lượng vượt trội và mật độ bóng bán dẫn tăng 55%.
Rohan Paul@rohanpaul_aiAndrew Feldman, co-founder and CEO of Cerebras gives the best explanation of why Cerebras' wafer-sca…
DịchCEO Andrew Feldman giải thích rằng nhờ lưu trữ trọng số mô hình trực tiếp trên SRAM của chip wafer thay vì bộ nhớ HBM như GPU, Cerebras đã loại bỏ nút thắt cổ chai khi truyền dữ liệu, giúp tăng tốc độ suy luận lên gấp 2.500 lần.
Intel đẩy nhanh lộ trình tiến trình 14A với mật độ lỗi ấn tượng, dự kiến bắt đầu sản xuất thử nghiệm vào cuối năm 2027 và sản xuất hàng loạt vào năm 2028 nhờ công nghệ RibbonFET và High-NA EUV.
Yuchen Jin@Yuchenj_UWGLM-5.3-Flash (Ox Alpha) is a big deal! 320B-A18B, less than half the size of GLM-5.2, yet it beats…
DịchZhipu AI vừa trình làng GLM-5.3-Flash, mô hình đa phương thức mã nguồn mở với cửa sổ ngữ cảnh 1M-token, đạt hiệu suất vượt trội so với bản tiền nhiệm dù kích thước nhỏ gọn hơn đáng kể và tối ưu hoàn toàn cho chip AI nội địa.
Samsung đề xuất chuyển bộ điều khiển bộ nhớ vào chip nền HBM để tối ưu diện tích SoC, đồng thời phát triển aHBM nhằm tích hợp khả năng tính toán trực tiếp trên bộ nhớ, hỗ trợ xử lý các tác vụ AI hiệu quả hơn.
JCET vừa thử nghiệm thành công công nghệ TSV (Silicon xuyên lỗ) với đường kính siêu nhỏ 1.5μm và tỷ lệ khung hình 11.3:1, đánh dấu bước tiến quan trọng trong việc tối ưu hóa khả năng tích hợp 3D và 2.5D cho các chip hiệu năng cao.