Intel: Tiến trình 14A đạt mật độ lỗi tốt nhất kể từ thời 22nm, dự kiến sản xuất thử nghiệm vào cuối 2027

Theo tin từ IT ngày 27 tháng 8, Giám đốc tài chính Intel, ông David Zinsner, phát biểu tại Hội nghị Công nghệ 2026 của Deutsche Bank rằng quy trình sản xuất Intel 14A sắp ra mắt sở hữu “đường cong mật độ khuyết tật” (defect density curve) tốt nhất kể từ nút 22nm.

22nm là nút quy trình đầu tiên của Intel giới thiệu bóng bán dẫn FinFET, nổi tiếng với kiến trúc Ivy Bridge. Việc so sánh 14A với 22nm phần nào phản ánh những khó khăn của Intel trong việc thúc đẩy các quy trình tiên tiến những năm gần đây: 14nm có hiệu suất kém khi mới ra mắt, còn 10nm thì gặp phải những trở ngại nghiêm trọng. Tuy nhiên, xét đến việc nút 22nm cũng liên tục gặp vấn đề trong giai đoạn đầu — các nhân viên Intel sau đó tiết lộ rằng tỷ lệ năng suất của lô chip Ivy Bridge đầu tiên từng có lúc bằng 0.

Intel đã nhiều lần cập nhật kế hoạch thời gian cho 14A. Vào tháng 5 năm 2026, lộ trình do CEO Pat Gelsinger đưa ra là thử nghiệm rủi ro vào năm 2028 và sản xuất hàng loạt vào năm 2029. Tuy nhiên, tại cuộc họp báo cáo tài chính tháng 7, lịch trình đã được đẩy sớm lên một năm: bắt đầu thử nghiệm rủi ro vào nửa cuối năm 2027 và sản xuất quy mô lớn vào năm 2028.

Pat Gelsinger nhấn mạnh rằng 14A đã vượt qua hiệu suất cùng kỳ của 18A ở hai chỉ số quan trọng là mật độ khuyết tật và hiệu năng bóng bán dẫn. PDK (Ghi chú của IT: bộ công cụ thiết kế quy trình) phiên bản 0.5 của 14A đã được mở cho khách hàng, và phiên bản PDK 0.9 dự kiến sẽ ra mắt vào tháng 10 năm 2026.

Về thông số kỹ thuật, 14A sẽ sử dụng bóng bán dẫn cổng bao quanh RibbonFET thế hệ thứ hai, công nghệ cấp nguồn mặt sau thế hệ mới PowerDirect, cùng thiết bị quang khắc cực tím High-NA EUV của ASML.

Trong lĩnh vực đóng gói tiên tiến, công nghệ EMIB-T của Intel dự kiến sẽ đạt sản xuất quy mô lớn vào năm 2027. EMIB thực hiện kết nối mật độ cao bằng cách tích hợp các cầu nối silicon nhỏ vào đế hữu cơ. EMIB-T tích hợp cấu trúc lỗ xuyên silicon (TSV), cho phép chip ASIC lấy nguồn trực tiếp từ đế, hỗ trợ tính toán hiệu năng cao với mức tiêu thụ điện năng lên đến hàng nghìn watt trong một gói duy nhất.

Các khách hàng lớn như Broadcom và Meta đang đánh giá việc chuyển đổi một số dự án vốn dự định sử dụng giải pháp CoWoS của TSMC sang nền tảng EMIB. Ngoài ra, Intel đã cung cấp xác thực công nghệ đóng gói EMIB-T cho chip AI năm 2027 của Google với tỷ lệ năng suất đạt 90%. Được biết, EMIB-T có thể giúp tiết kiệm chi phí ở khâu đóng gói lên tới 50% so với giải pháp CoWoS.

Để hỗ trợ mảng kinh doanh đúc chip (foundry), Intel đang đẩy nhanh tiến độ xây dựng nhà máy. Fab 62 và Fab 52 tại Arizona đã sẵn sàng và chuẩn bị bắt đầu lắp đặt thiết bị. Nhà máy sản xuất tấm wafer R&D tại Oregon sẽ chịu trách nhiệm thử nghiệm quy trình 14A và sản xuất hàng loạt sau đó. Ngoài ra, dự án giai đoạn một của nhà máy tại Ohio – một mắt xích quan trọng – đang được xây dựng khẩn trương và dự kiến sẽ trực tiếp đảm nhận nhiệm vụ sản xuất hàng loạt 14A.

Intel dự đoán rằng các công nghệ tiên tiến như 14A và EMIB-T sẽ mở ra thị trường cho Intel Foundry từ cuối năm 2027, với những đóng góp doanh thu thực chất sẽ xuất hiện vào năm 2028 và 2029.