Startup quang tử Lượng Dẫn Công Nghệ huy động hàng chục triệu NDT, tập trung vào giải pháp kết nối quang thế hệ mới CPO/OIO

Theo thông tin Hard nắm được, doanh nghiệp chip quang học (Liangyin Technology) gần đây đã hoàn tất vòng gọi vốn thiên thần với số tiền hàng chục triệu nhân dân tệ, do Zhuhai Technology Industry Group dẫn đầu, cùng sự tham gia của Zhuhai Zhengfang Group và Xianfeng. Khoản vốn này sẽ được sử dụng để mở rộng đội ngũ, lặp lại quy trình tape-out (chế tạo thử nghiệm) và bổ sung thiết bị.

thành lập năm 2024, tập trung vào lĩnh vực mạch tích hợp quang tử, chuyên nghiên cứu và ứng dụng chip truyền dẫn quang silicon (PIC), Optical IO (OIO) và quang học đồng đóng gói (CPO).

Nguồn ảnh: Doanh nghiệp cung cấp.

Đội ngũ sáng lập công ty kết hợp kinh nghiệm nghiên cứu, phát triển và sản xuất cả trong và ngoài nước. Nhà sáng lập Lý Diệu Cơ (Li Yaoji) có hơn 30 năm kinh nghiệm trong ngành mạch tích hợp, từng giữ chức Phó chủ tịch kỹ thuật tại CUMEC (Chongqing United Microelectronics), Giám đốc công nghệ (CTO) của Cadence tại Trung Quốc, Phó giám đốc Trung tâm nghiên cứu kỹ thuật hệ thống mạch tích hợp chuyên dụng quốc gia (chi nhánh Hồng Kông), sở hữu nguồn lực và nền tảng kỹ thuật phong phú trong ngành bán dẫn tại cả Mỹ và Trung Quốc.

Đồng sáng lập kiêm CTO Triệu Kinh Hùng (Zhao Jingxiong) từng là Giám đốc kỹ thuật tại CUMEC, phụ trách kỹ thuật tại Cisco và Intel (Mỹ), có nhiều năm kinh nghiệm thiết kế kiến trúc cho AI GPU/NPU/Switch/chip quang silicon. Nhà khoa học trưởng Craig Peterson là Tổng giám đốc Trung tâm vi điện tử Intel, có nhiều năm làm việc tại Intel và từng tham gia thiết kế ba dòng bộ vi xử lý cùng tám thế hệ chipset.

Với sự bùng nổ của AI tạo sinh và nhu cầu huấn luyện các mô hình lớn, quy mô của các cụm tính toán đang trải qua sự tăng trưởng theo cấp số nhân chưa từng có, với tốc độ truyền tải hướng tới 1.6T và thậm chí là 3.2T. Điều này có nghĩa là các phương thức điều chế tín hiệu truyền thống đang đối mặt với mức tiêu thụ điện năng cao, mật độ dòng nhiệt tập trung và rủi ro đứt gãy liên kết vật lý cao; mạng truyền dẫn điện dựa trên module quang cắm rút truyền thống đang chạm ngưỡng giới hạn vật lý. Để phá vỡ sự chênh lệch cung cầu này, việc tích hợp sâu động cơ quang (optical engine) với chip tính toán hoặc chip chuyển mạch, tức là chuyển từ chế độ cắm rút sang CPO và thậm chí là OIO, đã trở thành con đường duy nhất được ngành công nghiệp công nhận để đạt tới kết nối quang tốc độ siêu cao.

Theo dự báo của LightCounting/Yole, CPO sẽ bùng nổ trong vài năm tới, và OIO – thứ cuối cùng sẽ thâm nhập vào từng GPU/CPU cao cấp – chứa đựng thị trường tiềm năng trị giá hàng trăm tỷ USD. đã chọn Micro-ring Modulator (còn gọi là "MRM") – linh kiện cốt lõi của CPO và OIO – làm điểm đột phá để gia nhập đường đua có rào cản kỹ thuật cao này.

So với các phương án điều chế EML hoặc MZM truyền thống, MRM có kích thước vật lý cực nhỏ ở cấp độ micromet và điện áp điều khiển thấp tới 1V, có khả năng tương thích tự nhiên với các gói đóng gói tiên tiến mật độ cao và giảm đáng kể mức tiêu thụ năng lượng của hệ thống. Trên cơ sở đó, đã xây dựng các dòng chip quang silicon 1.6T và tốc độ cao hơn dựa trên MRM đơn kênh 200G tự phát triển.

Đồng thời, công ty đang triển khai các phương án CPO phù hợp với kiến trúc kết nối thế hệ tiếp theo và các sản phẩm Optical I/O Chiplets hướng tới kết nối cấp chip. Giải pháp của họ nhằm mục đích rút ngắn đáng kể khoảng cách truyền dẫn điện, loại bỏ chip DSP tiêu thụ điện năng cao, đưa mức tiêu thụ năng lượng kết nối quang của hệ thống xuống mức cực thấp, tạo ra "đường cao tốc" truyền dẫn quang tốc độ cao và tiết kiệm năng lượng cho các trung tâm dữ liệu quy mô lớn.

Đối với bài toán công nghiệp hóa về độ nhạy nhiệt vốn phổ biến ở công nghệ MRM, đã tự phát triển IP thuật toán phản hồi kiểm soát nhiệt độ thời gian thực và cân bằng điện, đảm bảo bộ điều chế vòng vi mô hoạt động ổn định trong môi trường trung tâm dữ liệu khắc nghiệt. Quan trọng hơn, công ty nắm vững năng lực tự phát triển PDK (bộ thiết kế quy trình) quang silicon ở tầng cơ sở, đồng thời sử dụng các nút quy trình CMOS trưởng thành và có thể tự chủ trong nước để sản xuất, từ đó tránh được rủi ro chuỗi cung ứng ngay từ đầu.

Dưới đây là trích đoạn phỏng vấn CTO Triệu Kinh Hùng của:

Hard: Hiện tại đường đua OIO đang rất nóng, lợi thế cốt lõi của so với các đối thủ là gì?

Triệu Kinh Hùng: Trước hết, chúng tôi có kinh nghiệm thực tế về tape-out và thử nghiệm, chứ không chỉ dừng lại ở giai đoạn mô phỏng. Cốt lõi của OIO là sự trao đổi quang điện chặt chẽ; các ông lớn nước ngoài như Nvidia, AMD và Ayar Labs đều đi theo lộ trình MRM (bộ điều chế vòng vi mô) trong các ứng dụng tính toán và mật độ băng thông cao. Chúng tôi có kinh nghiệm lặp lại thiết kế nhiều lần, vòng tape-out chip quang MRM 1.6T mới nhất của công ty trong năm nay đã hoàn tất và hiện đang trong quá trình thử nghiệm, tạo lợi thế tiên phong tại thị trường trong nước.

Thứ hai, thiết kế FSR (dải phổ tự do) vòng vi mô của chúng tôi khá rộng. Các ứng dụng OIO đòi hỏi số lượng kênh cực lớn, thường sử dụng DWDM (ghép kênh phân chia bước sóng mật độ cao), tức là đặt nhiều bước sóng trên một ống dẫn sóng duy nhất. Nếu FSR của vòng vi mô không đủ rộng, khi điều chế bước sóng đầu tiên sẽ tạo ra nhiễu xuyên âm, ảnh hưởng đến các kênh lân cận, dẫn đến việc không thể đặt quá nhiều vòng vi mô để điều chế cùng lúc.

Cuối cùng và cũng là điểm quan trọng nhất, chúng tôi có năng lực tự phát triển các linh kiện then chốt ở tầng cơ sở, thay vì phụ thuộc vào PDK của nhà máy gia công (foundry). Thực tế hiện nay cũng không có nhiều nhà máy có thể cung cấp PDK cho vòng vi mô. Nếu sau này cần điều chỉnh hiệu suất linh kiện cho một số ứng dụng cụ thể, chúng tôi sẽ không gặp khó khăn như các đội ngũ phụ thuộc vào PDK tiêu chuẩn.

Hard: Việc tự phát triển thư viện thiết kế nội bộ có đảm bảo được tỷ lệ thành phẩm (yield) khi làm việc với nhà máy gia công không?

Triệu Kinh Hùng: Câu hỏi này thực sự đã chạm đến vấn đề cốt lõi. PDK tiêu chuẩn do nhà máy cung cấp thường ưu tiên tỷ lệ thành phẩm, vì vậy các thông số hiệu suất đưa ra khá an toàn và bảo thủ, khó đáp ứng các nhu cầu tùy chỉnh. Trong khi đó, khi hướng tới các kịch bản ứng dụng cụ thể và nhu cầu khách hàng khác biệt, chúng tôi chú trọng hơn vào việc liệu hiệu suất có phù hợp hay không và thực hiện các điều chỉnh thiết kế có mục tiêu.

Tất nhiên, về vấn đề tỷ lệ thành phẩm, chúng tôi sẽ thu thập dữ liệu thông qua nhiều lần tape-out lặp lại, từ đó dần dần điều chỉnh và tối ưu hóa thiết kế. Đây là quá trình "chạy đà" tất yếu phải trải qua để đi từ xác thực kỹ thuật đến sản xuất hàng loạt.

Hard: Kế hoạch tape-out chip sắp tới như thế nào?

Triệu Kinh Hùng: Trước đây, quá trình phát triển của chúng tôi chủ yếu tập trung vào linh kiện MRM đơn kênh 200G, còn chip tích hợp quang điện lần này là một con chip hoàn chỉnh. Chúng tôi đã tích hợp thành công tất cả các linh kiện chức năng như bộ ghép kênh, ống dẫn sóng, bộ chia quang, PD... giúp chúng tôi nắm vững một cách hệ thống quy trình thiết kế và tổ hợp linh kiện chức năng của toàn bộ con chip. Tiếp theo, chúng tôi sẽ tiếp tục thực hiện nhiều vòng tape-out để đảm bảo tỷ lệ thành phẩm cao và độ tin cậy cho sản xuất hàng loạt cuối cùng.

Hard: Vấn đề lớn nhất hiện nay trong việc xây dựng hệ sinh thái kết nối quang nội địa là gì? dự định làm thế nào?

Triệu Kinh Hùng: Ở nước ngoài, có những hệ sinh thái đóng được thúc đẩy bởi các ông lớn về tính toán và chuyển mạch như Nvidia. Nhưng trong nước, chuỗi cung ứng hiện chưa hoàn thiện, ba mảng chính liên quan đến kết nối quang là chip tính toán, chip quang và đóng gói tiên tiến vẫn cần thời gian để hình thành sự phối hợp hiệu quả.

Đối mặt với thực trạng này, trước hết chúng tôi sẽ đứng vững trên lĩnh vực chuyên môn, làm tốt chip quang, đồng thời phối hợp với thượng nguồn và hạ nguồn để đảm bảo chuỗi cung ứng các linh kiện then chốt như Driver IC, TIA và laser. Về hướng CPO/OIO, chúng tôi đã đạt được hợp tác với các nhà sản xuất GPU hàng đầu trong nước và bước vào giai đoạn PoC (chứng minh khái niệm), tập trung giải quyết việc chuyển đổi tín hiệu quang điện và thích ứng lớp giao thức giữa giao diện, GPU và động cơ quang. Đồng thời, chúng tôi đang phối hợp với các nhà máy đóng gói để thúc đẩy nghiên cứu phát triển chung về đóng gói tiên tiến xếp chồng 3D như TSV.

Định vị của chúng tôi trong hệ sinh thái là đơn vị hỗ trợ kết nối quang cốt lõi, tiên phong giúp chip quang nội địa vận hành thành công trong các hệ thống tính toán thế hệ mới, mở ra không gian tưởng tượng cho sự hợp tác và phát triển của chuỗi cung ứng thượng nguồn và hạ nguồn.