Samsung nâng cấp HBM5 với tiến trình 2nm, tăng tốc độ xử lý hơn 50% so với HBM4E

Theo tin từ IT ngày 27 tháng 7, dựa trên bài phỏng vấn nhân vật được Samsung Semiconductor công bố hôm nay, 구자흠 (Koo Ja-hum), người đứng đầu bộ phận phát triển công nghệ của mảng kinh doanh đúc chip (foundry) tại Samsung Electronics, đã xác nhận thêm rằng Samsung có kế hoạch áp dụng đế chip (base die) 2nm cho thế hệ HBM5. Trước đó vào tháng 3 năm nay, 황상준 (Hwang Sang-joon), Phó chủ tịch phát triển mảng kinh doanh bộ nhớ của Samsung Electronics, cũng đã đưa ra tuyên bố tương tự.

구자흠 cho biết, tốc độ vận hành của HBM5 dự kiến sẽ tăng hơn 50% so với HBM4E, và đế chip của nó sẽ hỗ trợ mật độ kết nối xuyên silicon (TSV) cao hơn để đáp ứng nhu cầu của ngành. Việc lựa chọn quy trình 2nm làm đế chip cho chồng bộ nhớ này nhằm mục đích đạt được những cải tiến đáng kể về cả hiệu năng lẫn hiệu suất năng lượng.

Các dòng HBM4 và HBM4E của Samsung Electronics đều được trang bị đế chip 4nm, tuy nhiên giữa hai phiên bản này vẫn có sự khác biệt. Tận dụng lợi thế linh hoạt của nút công nghệ 4nm, Samsung Electronics đã ứng dụng các linh kiện mật độ cao và hiệu năng siêu cấp trên đế chip HBM4E, giúp đạt tốc độ vận hành cao 14+ Gbps, đồng thời việc sắp xếp các lớp kim loại hiệu quả hơn cũng giúp tối ưu hóa đường dẫn tản nhiệt trong khi vẫn giảm thiểu mức tiêu thụ điện năng.

Tuyên bố quảng cáo: Các liên kết chuyển hướng bên ngoài trong bài viết (bao gồm nhưng không giới hạn ở siêu liên kết, mã QR, mật khẩu, v.v.) được sử dụng để truyền tải thêm thông tin, tiết kiệm thời gian lựa chọn, kết quả chỉ mang tính chất tham khảo. Tất cả các bài viết trên IT đều bao gồm tuyên bố này.