Synopsys hoàn tất xác thực tín hiệu cho chip thử nghiệm 3D IC PCIe Gen 6 đầu tiên trên thế giới

Theo tin từ IT ngày 27/8, Synopsys thông báo vào ngày 19 (giờ địa phương) rằng họ đã hoàn thành thành công việc xác thực tín hiệu cho chip thử nghiệm 3D IC PCIe Gen 6 đầu tiên trên thế giới: hai con chip xếp chồng mặt đối mặt đã đạt được kết nối PCIe 64 GT/s, cung cấp băng thông 128GB/s thông qua định dạng tín hiệu PAM4 và cấu hình 8 làn (8-lane).

So với tích hợp không đồng nhất 2.5D, thiết kế đa chip 3D có thể rút ngắn hơn nữa khoảng cách kết nối giữa các chip, từ đó đạt được băng thông cao hơn, khả năng ghép nối chặt chẽ hơn và hiệu suất cao hơn, đồng thời cải thiện các khía cạnh như hiệu năng, mật độ tính toán và kích thước.

Synopsys cho biết, kết nối 3D PCIe mang đến một loạt thách thức mới, bao gồm phân tích kiến trúc 3D PHY, triển khai TSV (lỗ xuyên silicon), mô hình hóa chính xác tương tác giữa các chip chồng lên nhau và xác thực mô hình điện cảm. Chip thử nghiệm 5nm PCIe Gen6 PHY (lớp vật lý) của hãng đã được cập nhật thiết kế để phù hợp với loại kết nối này.