Thủ thuật · X：SemiAnalysis (@SemiAnalysis_)
JEDEC công bố chuẩn SPHBM4: Bước ngoặt gỡ nút thắt đóng gói chip AI
JEDEC vừa ra mắt chuẩn SPHBM4 (JESD330-4), sử dụng cấu trúc DRAM của HBM4 với chip đệm tùy chỉnh. Giải pháp này cho phép tích hợp HBM vào các quy trình đóng gói tiêu chuẩn, giúp giải quyết bài toán ng
JEDEC vừa ra mắt chuẩn SPHBM4 (JESD330-4), sử dụng cấu trúc DRAM của HBM4 với chip đệm tùy chỉnh. Giải pháp này cho phép tích hợp HBM vào các quy trình đóng gói tiêu chuẩn, giúp giải quyết bài toán nghẽn cổ chai trong sản xuất chip AI.
Đây là thông tin kỹ thuật quan trọng ảnh hưởng trực tiếp đến chuỗi cung ứng phần cứng AI, giúp giảm chi phí và độ phức tạp trong sản xuất chip hiệu năng cao.
Nội dung dịch chi tiết
Tuần trước, JEDEC đã công bố tiêu chuẩn mới mang tên SPHBM4 (Standard Package High Bandwidth Memory, JESD330-4).
Tiêu chuẩn này sử dụng cùng loại cấu trúc DRAM xếp chồng như HBM4, nhưng thay thế bằng một loại chip đệm (buffer chip) khác biệt.
Mục tiêu chính của SPHBM4 là cho phép thực hiện việc lắp ráp HBM ngay trong các quy trình đóng gói tiêu chuẩn.
Thông qua giải pháp này, JEDEC kỳ vọng sẽ phá vỡ những nút thắt kỹ thuật hiện có trong lĩnh vực đóng gói tiên tiến dành cho trí tuệ nhân tạo (AI).
Ý chính từ bài gốc
- JEDEC công bố tiêu chuẩn SPHBM4 (JESD330-4) mới.
- Sử dụng cấu trúc DRAM xếp chồng tương tự HBM4.
- Thay đổi chip đệm để tương thích với quy trình đóng gói tiêu chuẩn.
- Mục tiêu nhằm tháo gỡ nút thắt trong đóng gói tiên tiến cho AI.