# Samsung thay đổi lộ trình DRAM dưới 10nm: Chuyển sang công nghệ liên kết lai (Hybrid Bonding)

- Nguồn: IT Home
- Thời gian phát hành: 2026-09-23 15:10 (giờ Việt Nam)
- Điểm AI: 34/100
- Link AIHOT.vn: https://aihot.vn/items/d2aae1ee881e4381
- Nguồn dữ liệu AI HOT: https://aihot.news/items/cmudu8vep07uoroghs2toijra
- Link gốc: https://www.ithome.com/1/006/335.htm

## Tóm tắt AI

Samsung điều chỉnh lộ trình DRAM dưới 10nm bằng cách áp dụng cấu trúc liên kết lai (Hybrid Bonding) cho nút D0a, tách biệt sản xuất mảng lưu trữ và mạch ngoại vi trên các tấm wafer riêng biệt trước khi ghép nối.

## Thân bài

[IT](https://www.ithome.com/) ngày 23 tháng 9, theo báo cáo từ ZDNET Korea vào hôm nay, mảng kinh doanh bộ nhớ của Samsung Electronics gần đây đã điều chỉnh lộ trình công nghệ bộ nhớ tiên tiến, trong đó thế hệ DRAM dưới 10nm đầu tiên sẽ áp dụng cấu trúc liên kết lai (hybrid bonding).

Samsung Electronics đang phát triển song song hai nút DRAM dưới 10nm thế hệ đầu tiên, dự kiến sẽ được đưa vào sau tiến trình 1d nm (thế hệ 10nm thứ 7). Ban đầu, giải pháp bóng bán dẫn kênh dọc 4F² VCT được lên kế hoạch sử dụng chính thức cho quy trình "D0a", nhưng với việc nút "B1b" sử dụng liên kết lai được chọn làm "D0a" mới, mã hiệu của giải pháp 4F² VCT cũng được điều chỉnh thành "D0a-V".

Nút "D0a" phiên bản mới sẽ sản xuất mảng bộ nhớ và mạch ngoại vi trên các tấm wafer khác nhau, sau đó kết hợp hai phần này bằng phương pháp liên kết lai W2W (wafer-to-wafer). Quy trình này cho phép tối ưu hóa hiệu suất của mảng bộ nhớ và các thiết bị ngoại vi một cách chuyên biệt, hiện đã được ứng dụng rộng rãi trên 3D NAND.

![](https://img.ithome.com/newsuploadfiles/2026/9/44bf86a7-40e2-47d1-98ed-7577872b2b6b.jpg)

▲ HBM4E dựa trên DRAM 1c nm

So với 4F² VCT đòi hỏi kỹ thuật khắc có tỷ lệ khung hình cao để hình thành các kênh dọc, quy trình liên kết lai đã được kiểm chứng ở cấp độ sản xuất hàng loạt, giúp ngưỡng thương mại hóa DRAM dựa trên công nghệ này trở nên thấp hơn.

![](https://img.ithome.com/images/v2/t.png)