Huawei công bố 'Định luật Tao' V2: Bước tiến mới trong thiết kế chip và tối ưu hóa hiệu năng

Nội dung dịch chi tiết

Ngày 3/7, trên nền tảng công bố luận văn khoa học ChinaXiv, bà Hà Đình Ba, lãnh đạo mảng bán dẫn của Huawei, đã chính thức phát hành phiên bản V2 của luận văn "Lý thuyết thu nhỏ thời gian cho hệ thống điện tử đa tầng" (còn gọi là "Định luật Thao"). So với phiên bản V1 ra mắt ngày 25/5, bản V2 đã hoàn thiện hệ thống lý thuyết xoay quanh hằng số thời gian τ, bổ sung nhiều chi tiết triển khai kỹ thuật và dữ liệu định lượng thực tế.

Luận văn V2 được cấu trúc lại thành 8 chương với logic phân tầng rõ ràng hơn. Tài liệu bổ sung nhiều hình ảnh minh họa về các công nghệ cốt lõi như mô hình không-thời gian phân tầng τ, kiến trúc LogicFolding, mặt cắt giao diện liên kết, kiến trúc kết nối Unified Bus và động cơ quang học Hi-ONE.

Về khía cạnh kỹ thuật, phiên bản này giải thích sâu sắc khái niệm "tỷ số truyền" (gear ratio) trong công nghệ LogicFolding. Khi khoảng cách liên kết hỗn hợp tiệm cận với kích thước dây dẫn kim loại lớp trên cùng, không gian thiết kế 3D chuyển từ "tối ưu hóa rời rạc cấp khối macro" sang "tối ưu hóa liên tục cấp đơn vị". Điều này cho phép phân chia logic theo chiều dọc một cách tối ưu, vượt qua giới hạn phân tầng theo khối chức năng truyền thống.

Đáng chú ý, luận văn cung cấp bảng dữ liệu đo lường thực tế từ sản xuất hàng loạt, so sánh các thông số về điện áp, tần số, công suất tiêu thụ chuẩn hóa, diện tích và mật độ công suất giữa chip Kirin 2026 và chip chuẩn Kirin 9030 Pro.

Cuối cùng, phiên bản V2 chi tiết hóa lộ trình phát triển công nghệ cho mọi kịch bản. Đối với thiết bị di động, lộ trình bao gồm việc di chuyển TSV từ lớp kim loại trên cùng xuống lớp M6 và kỹ thuật xếp chồng nhiều lớp hoạt động. Đối với mảng AI, tài liệu xác định rõ nhịp độ lặp lại của dòng bộ tăng tốc Ascend.