Cerebras hé lộ CS-6: Bước tiến đột phá với công nghệ xếp chồng 3D tích hợp DRAM trực tiếp

Theo tin từ IT ngày 28 tháng 8, trang tin công nghệ Tom's Hardware đã đăng tải bài viết vào hôm qua (27 tháng 8) cho biết, trong khuôn khổ sự kiện Hot Chips 2026, Cerebras đã công bố lộ trình mới nhất, tuyên bố sẽ lần đầu tiên đưa thiết kế xếp chồng 3D cấp độ wafer vào hệ thống CS-6 trong tương lai.

IT từng đưa tin vào ngày 18 tháng 8 rằng Cerebras đã ra mắt thế hệ chip mới WSE-3 Turbo và hệ thống CS-4 dựa trên dòng chip này. So với thế hệ CS-3 tiền nhiệm, CS-4 mang lại dung lượng token gấp 10 lần và tốc độ nhanh gấp 2 lần, đạt hiệu suất 750 PFLOPS (sparse FP16) cùng băng thông bộ nhớ 129,6 PB/s.

Do Wafer Scale Engine (WSE) của Cerebras vốn đã đạt đến giới hạn thực tế tối đa về diện tích cắt vật lý hai chiều (2D) trên một tấm wafer đơn lẻ, giới chuyên môn cho rằng việc tiếp tục mở rộng theo chiều ngang đang đối mặt với rào cản vật lý. Vì vậy, trong kế hoạch cho dòng CS-6 hoàn toàn mới, Cerebras đã chính thức chuyển hướng sang giải pháp đóng gói ba chiều (3D).

Thay đổi then chốt của CS-6 là việc đưa vào DRAM xếp chồng 3D, đặt lớp DRAM trực tiếp lên trên wafer logic/SRAM thông qua các kết nối dọc có băng thông siêu cao.

Mục tiêu chính thức là "đưa nhiều trọng số và trạng thái mô hình đến gần vị trí tính toán hơn", đồng thời duy trì lợi thế về luồng dữ liệu độ trễ thấp ở cấp độ wafer, từ đó vượt qua nút thắt cổ chai khi chỉ dựa vào việc mở rộng SRAM.

Cerebras cho biết, thiết kế của CS-6 có thể tăng quy mô mô hình mà mỗi hệ thống có thể xử lý mà không làm ảnh hưởng đến tính cục bộ của dữ liệu, qua đó giảm số lượng hệ thống cần thiết để vận hành các mô hình siêu lớn.

Về hiệu quả sử dụng không gian, CEO Andrew Feldman của Cerebras nhấn mạnh rằng, nhờ việc tối ưu hóa mật độ linh kiện bên trong thông qua xếp chồng 3D theo chiều dọc, diện tích chiếm dụng (footprint) của toàn bộ hệ thống CS-6 sẽ giảm từ 5 đến 10 lần.

Về mật độ tính toán, việc giảm tỷ lệ diện tích SRAM có thể giải phóng thêm không gian để bố trí phần cứng tính toán (compute hardware), từ đó nhồi nhét nhiều logic tính toán hơn vào cùng một diện tích vật lý của chip.

Về thời điểm ra mắt, Cerebras đã làm rõ tại Hot Chips 2026: CS-4 đã bắt đầu cung ứng thương mại từ Q3/2026, CS-5 dự kiến vào năm 2027, còn CS-6 nằm ở vị trí hai thế hệ tiếp theo trong lộ trình.