SK Hynix hợp tác phát triển chip AI dùng công nghệ Memristor: Hiệu suất năng lượng ấn tượng

Theo tin từ IT ngày 11 tháng 7, trang tin công nghệ Tom's Hardware đã đăng tải bài viết vào hôm qua (10 tháng 7), cho biết SK Hynix đã hợp tác cùng TetraMem và Đại học Nam California (USC) để cùng phát triển SoC tính toán trong bộ nhớ (in-memory computing) dựa trên memristor, nhằm nâng cao hiệu suất năng lượng cho suy luận mạng thần kinh trên các thiết bị AI biên.

Lưu ý của IT: Memristor là một linh kiện không bay hơi có trạng thái điện trở thay đổi và được lưu giữ dựa trên lịch sử dòng điện hoặc điện áp đi qua, có khả năng đảm nhận đồng thời các chức năng lưu trữ và tính toán. Trong chip AI, memristor thường được sử dụng để cấu tạo nên các mảng chéo (crossbar array) nhằm lưu trữ trực tiếp trọng số mạng thần kinh, phù hợp cho các ứng dụng suy luận tiêu thụ điện năng thấp, tính toán biên và nghiên cứu kiến trúc tích hợp lưu trữ - tính toán mới.

Tính toán trong bộ nhớ (in-memory computing) là phương pháp thực hiện một phần các phép tính trực tiếp bên trong mảng lưu trữ thay vì phải di chuyển dữ liệu qua lại giữa bộ xử lý và bộ nhớ. Phương pháp này có thể giảm đáng kể độ trễ và mức tiêu thụ điện năng do việc di chuyển dữ liệu gây ra, thường thấy trong các phép nhân ma trận mạng thần kinh, suy luận tích chập, bộ tăng tốc AI biên và các kịch bản nhúng đòi hỏi hiệu suất năng lượng cao.

SoC do ba bên hợp tác phát triển lần này hướng tới các mô hình nhẹ, sử dụng bộ xử lý RISC-V nhúng để điều phối tác vụ và tích hợp 10 đơn vị xử lý thần kinh (NPU), với tổng sức mạnh tính toán lý thuyết tối ưu đạt khoảng 2,54 TOPS.

Trong đó, 1 NPU được dành riêng cho tích chập sâu (depthwise convolution), 9 NPU còn lại thực hiện các phép tích chập điểm (pointwise convolution) và các phép toán dày đặc (dense operations). NPU chuyên dụng cho tích chập sâu sử dụng 8 mô-đun mảng chéo hình răng cưa 252 × 28, đồng thời giữ lại thiết kế DAC và ADC.

9 NPU tiêu chuẩn, mỗi đơn vị được trang bị 1 nhóm mảng chéo memristor 256 × 256, 256 bộ DAC 8-bit, 256 bộ ADC 8-bit và các mạch điều khiển đi kèm.

Độ chính xác lập trình hiệu dụng của một linh kiện memristor đơn lẻ chỉ cao hơn 2-bit một chút, vì vậy thiết kế đã sử dụng kỹ thuật bù trừ mảng kép (dual-subarray compensation) để nâng độ chính xác trọng số hiệu dụng lên khoảng 4-bit. Kết quả đo thực tế cho thấy độ chính xác suy luận end-to-end đạt 80,36%, tương đương với mô hình phần mềm 4-bit tương ứng.

Về hiệu năng, thông lượng đỉnh của một NPU đơn lẻ là 0,254 TOPS, với hiệu suất năng lượng đạt 21,3 TOPS/W ở xung nhịp 100 MHz và 11,9 TOPS/W ở xung nhịp 400 MHz.

Tuyên bố quảng cáo: Các liên kết chuyển hướng bên ngoài trong bài viết (bao gồm nhưng không giới hạn ở siêu liên kết, mã QR, mật khẩu, v.v.) được sử dụng để truyền tải thêm thông tin, giúp tiết kiệm thời gian sàng lọc, kết quả chỉ mang tính chất tham khảo. Tất cả các bài viết của IT đều bao gồm tuyên bố này.