SK Hynix công bố công nghệ đóng gói HBM thế hệ mới, hợp tác cùng Intel với EMIB

Cảm ơn độc giả Hoa Nam Ngô Ngạn Tổ của IT đã gửi tin!

Theo tin từ IT ngày 24 tháng 8, SK Hynix đang tận dụng các công nghệ đóng gói tiên tiến như EMIB của Intel để xây dựng các giải pháp HBM thế hệ tiếp theo, hướng tới giai đoạn đóng gói 3D trong tương lai.

IT ghi nhận, tại hội nghị Hot Chips 2026, Jaesik Lee, Phó chủ tịch kỹ thuật đóng gói của SK Hynix, đã có bài thuyết trình với tiêu đề "Advanced Packaging for High-Bandwidth Memory" (Đóng gói tiên tiến cho bộ nhớ băng thông cao), trình bày kế hoạch của công ty trong việc sử dụng công nghệ đóng gói tiên tiến để đẩy nhanh lộ trình phát triển HBM.

Công ty trước tiên giới thiệu cách thức sản xuất HBM hiện nay. Cấu trúc HBM bao gồm các lớp xếp chồng 3D, kết nối nhiều chip lõi (DRAM IC) với đế chip (base die) thông qua TSV (lỗ xuyên silicon). HBM hiện tại có thể đạt tối đa 16 lớp, tức là cấu trúc xếp chồng 16-Hi.

HBM và GPU là các chip độc lập, nhưng được lắp đặt trên cùng một silicon interposer thông qua đóng gói 2.5D. Mỗi mô-đun HBM cũng chứa 1024 IO và 16 kênh thông qua interposer, các IO này kết nối chồng HBM với XPU thông qua PHY.

HBM quan trọng với tư cách là giải pháp DRAM vì nó giúp tiết kiệm không gian, điện năng và chi phí vận hành. Một giải pháp GDDR6 điển hình cung cấp dung lượng 24GB và băng thông 768GB/s, trong khi giải pháp HBM3E với bốn chồng có thể tiết kiệm tới một nửa không gian, đồng thời cung cấp dung lượng lên tới 144GB và băng thông 4TB/s.

Lộ trình hiện tại của SK Hynix lấy HBM4 làm sản phẩm chủ đạo, với mật độ DRAM lên tới 24Gb, dung lượng tối đa 36GB, tổng cộng 2048 bit IO, tốc độ IO tối đa 8Gbps và băng thông đạt 2048GB/s.

Chiều cao và kích thước đóng gói của HBM4 đều tăng lên, đồng thời số lượng TSV và micro-bump tích hợp cũng nhiều hơn so với HBM3E. Các kết quả cụ thể như sau:

Băng thông vượt quá 2TB/s

Hiệu suất năng lượng cải thiện hơn 40%

Khả năng chịu nhiệt cải thiện hơn 14% so với HBM3E

Dung lượng tối đa 48GB (bản 12-Hi đã sản xuất hàng loạt, 16-Hi đang trong quá trình chứng nhận)

Chiều cao trục Z 775 micromet, kích thước 12.8x11 mm vuông

16.148 micro-bump ở mặt dưới

Hơn 20.000 TSV

Hiện có hai công nghệ đóng gói HBM chính: TC+NCF (Thermal Compression + Non-Conductive Film) và MR+MUF (Mass Reflow + Molded Underfill). TC+NCF có khả năng chống cong vênh chip tốt hơn nhưng điện trở nhiệt cao hơn và năng suất thấp hơn. MR+MUF có năng suất cao hơn, điện trở nhiệt thấp hơn nhưng dễ bị cong vênh chip và có khuyết điểm trong việc lấp đầy khe hở.

SK Hynix cũng nhấn mạnh quy trình HBM của mình, bao gồm sáu giai đoạn quan trọng từ nhà máy sản xuất wafer đến hệ thống của khách hàng.

SK Hynix đã tích hợp bốn công nghệ then chốt trong đóng gói HBM, bao gồm:

Hình thành TSV (lỗ xuyên silicon)

Làm mỏng wafer

Hình thành micro-bump

Xếp chồng chip / lấp đầy đáy (underfill)

Công nghệ MR-MUF tiên tiến đã được áp dụng cho giải pháp HBM3E 16-Hi của SK Hynix, đồng thời giới thiệu hai công nghệ mới: kiểm soát độ cong vênh và kết nối khoảng cách nhỏ (fine-pitch) với lấp đầy khe hở hẹp. Tổng chiều cao đóng gói tăng lên 775 micromet, độ dày chip giảm xuống 0.9 lần, chiều cao khe hở giảm xuống 0.5 lần và khoảng cách bump giảm xuống 0.9 lần.

Nhìn về tương lai, vẫn còn một số thách thức chính cần giải quyết. Đầu tiên là sự gia tăng điện năng tiêu thụ của HBM do nhu cầu băng thông tăng vọt, tiếp theo là vấn đề tản nhiệt và diện tích vùng TSV. Khi số lượng TSV tăng lên, mặc dù khoảng cách TSV liên tục thu hẹp, diện tích chiếm dụng vẫn tiếp tục tăng. Ngoài ra, cứ mỗi hai thế hệ băng thông gần như tăng gấp đôi, gây ra gánh nặng nhiệt gấp 2.2 lần cho các quy trình và công nghệ đóng gói hiện tại.

Do đó, SK Hynix đang nghiên cứu các giải pháp công nghệ tương lai như Hybrid Bonding (liên kết lai) để vượt qua giới hạn xếp chồng 16-Hi, cung cấp hiệu suất cao hơn thông qua khoảng cách hẹp hơn và đạt hiệu quả tản nhiệt tốt hơn nhờ độ dẫn điện cao hơn.

Dữ liệu do SK Hynix công bố cho thấy, so với quy trình MR-MUF, Hybrid Bonding có thể làm tăng độ dày chip lõi thêm 24%, khoảng cách TSV nhỏ hơn 18 micromet. Ngay cả khi số lớp xếp chồng tăng lên, điện trở nhiệt của Hybrid Bonding vẫn có thể giảm 35%.

Tương tự như HPB (Heat Path Block) của Samsung, SK Hynix đang phát triển công nghệ giảm thiểu điểm nóng cục bộ của riêng mình mang tên I-HBM. Công nghệ này nhúng các thành phần làm mát cách điện và dẫn nhiệt cao vào vùng HBM D2D PHY (gần điểm nóng), tạo ra đường dẫn nhiệt chuyên dụng, giúp giảm thêm hơn 30% điện trở nhiệt.

Trong tương lai, SK Hynix dự định tăng băng thông bằng cách tăng gấp đôi số lượng TSV, kết hợp tích hợp quy trình logic để cải thiện tốc độ IO, đồng thời tận dụng quy trình đúc logic tối ưu mới nhất để giải quyết các thách thức về điện năng / PDN (mạng phân phối điện), cải thiện đáng kể PDN thông qua các TSV nguồn "có mặt ở khắp nơi".

Việc liên tục theo đuổi mật độ công suất, băng thông và chiều cao xếp chồng cao hơn trong công nghệ HBM đã mang lại những thách thức đáng kể về nhiệt học, cơ học và đóng gói, với các yếu tố thúc đẩy bao gồm lớp oxit dày hơn, TSV dày đặc hơn và tốc độ chân cắm không ngừng tăng.

MLMO, micro-bump tối ưu hóa, Hybrid Bonding mới nổi (để cải thiện độ dẫn nhiệt, cửa sổ quy trình và khoảng cách hẹp hơn) cùng các giải pháp điểm nóng như I-HBM đang tích cực giải quyết những vấn đề này. Tuy nhiên, khi việc xếp chồng tiến tới độ cao 16-20 lớp và kiến trúc phát triển theo hướng tích hợp 3D chặt chẽ hơn với chip logic, sự thành công sẽ đòi hỏi sự tối ưu hóa phối hợp chặt chẽ hơn giữa thiết kế, vật liệu, quy trình khách hàng và công nghệ interposer. Sự hợp tác liên tục trong ngành vẫn là yếu tố then chốt để đáp ứng nhu cầu về dung lượng và băng thông của khối lượng công việc trong tương lai.

Công ty cũng trình diễn công nghệ đóng gói EMIB của Intel trong các slide về giải pháp HBM 2.5D, đặt cạnh CoWoS-L, CoWoS-R và CoWoS-S. Đáng chú ý, có tin đồn rằng Intel và SK Hynix sẽ thành lập một liên doanh trong lĩnh vực bộ nhớ.

SK Hynix cũng trình diễn cách các công nghệ đóng gói tiên tiến khác nhau gây áp lực lên HBM / interposer theo những cách khác nhau. Cuối cùng, SK Hynix đang hướng tới tích hợp 3D trong tương lai, cho phép xếp chồng HBM lên trên bộ tăng tốc; đây là bước đi mà mọi người đều muốn thực hiện một khi công nghệ logic tiên tiến và đóng gói tiên tiến trở nên hoàn thiện.